Prcesador RISC-V en una FGPA

Para la asignatura de Diseño Digital desarrollé un proyecto que consiste en la implementación de de un procesador RISC-V de 32 bits en una FGPA. A partir del una simplificación del conjunto de instrucciones RISC-V diseñé un procesador de 5 etapas utilizado Verilog como lenguaje de descripción hardware y Vivado como entorno integrado de desarrollo y simulación.

Diseñe en Verilog una interfaz VGA y UART. En el video se muestra una demostración en el que paso un valor desde ordenador a través de una comunicación serie y el procesador muestra este valor en una pantalla. Para esto escribí un simple programa en lenguaje máquina que lee un valor del terminal serie lo muestra gráficamente a través de la interfaz VGA.